Flip-flop tipo D
El problema con los flip-flop RS es que la condición R=1, S=1 debe ser evitada. Una manera de hacerlo es permitir solo una única entrada. El flip-flop tipo D lo cumple. La figura sitguiente muestra una implementación con compuertas NAND, la tabla característica, tabla de excitación y ecuación característica del flip-flop tipo D.
El flip-flop tipo D a veces se denomina “flip-flop de datos”, porque en efecto, almacena un bit de datos. La salida del flip-flop tipo D es siempre igual al valor más reciente aplicado a la entrada, por tanto, recuerda y produce la última entrada. También se le llama biestable de retardo, porque retrasa un cero o un uno aplicado a la entrada durante un pulso de reloj.
Un flip-flop tipo D se usa en situaciones en las que exista realimentación desde la salida hacia la entrada a través de otros circuitos, esta realimentación puede provocar que el flip-flop cambie una sola vez por ciclo de reloj, se suele cortar el lazo de realimentación a través de la estructura conocida como maestro-esclavo que se muestra en la figura 6.7f. El flip-flop maestro-esclavo consiste en dos flip flops encadenados, donde el segundo utiliza una señal de sincronismo que está negada con respecto a la que se utiliza en el primero de ellos.
El flip-flop maestro cambia cuando la entrada principal de reloj está en su estado alto, pero el esclavo no puede cambiar hasta que su entrada no vuelva a bajar. Esto significa que la entrada D se transfiere a la salida Qs del flip-flop esclavo recién cuando la señal de reloj sube y vuelve a bajar.
El triángulo utilizado en el símbolo del flip-flop maestro-esclavo indica que las transiciones de la salida ocurren solo en un flanco creciente (transición 0-1) o decreciente (transición 1-0) de la señal de reloj. No se producen transiciones continuas en la salida cuando la señal de reloj se encuentra en su nivel alto, como ocurre con el circuito sincrónico simple. La transición de la salida se produce en el flanco negativo de la señal de sincronismo.
Un flip-flop activado por nivel puede cambiar sus estados en forma continua cuando la señal de reloj está en su estado activo (alto o bajo, según como se haya diseñado el flip-flop). Un flip-flop activado por flanco solo cambia en una transición creciente o decreciente de la señal de reloj.
Fuente: Apuntes de Arquitectura de computadoras de la FCA de la UNAM
