Flip-Flop SR
El flip-flop SR es un circuito biestable que retiene o almacena un único bit de informaciónۿ. El flip-flop SR tiene dos entradas, S (Set) y R (Reset), y dos salidas, y Q, y puede estar construido a partir de dos puertas NOR unidas por una retroalimentación, (ver figura), o por dos compuertas NAND también unidas por una retroalimentación,
El funcionamiento de este flip-flop SR es el siguiente: primero supongamos que S y R valen 0 y que Q es 0. Lasۿentradas a la compuerta NOR superior son Q=0 y S=0. Entonces, la salida =1 alimenta a la entrada de la compuerta NOR (inferior) y con R = 0, produce salida Q = 0. Por tanto, el estado del circuito permanece estable mientras S = R = 0.
Como se había mencionado al inicio de esta sección, este tipo de flip-flop puede funcionar como una memoria de 1 bit. A partir de la figura anterior, podemos ver la salida Q como el “valor” del bit. Las entradas S y R sirven para escribir los valores 1 y 0, respectivamente, en la memoria. Para ver esto, consideramos el estado Q = 0, =1, S =0, R = 0. Supongamos que S cambia al valor 1. Ahora la compuerta NOR inferior son S=1, =0.
Después de cierto tiempo de retardo (µ, la salida de la puerta NOR inferior será =0).
Así que, enۿ este momento, las entradas a la compuerta NOR superior pasan a ser R=0, =0. Después de otro retardo de puerta de (µ), la salida Q pasa a 1. Este de nuevo es un estado estable. Las entradas de la parte inferior son ahora S=1, Q=1, que mantienenۿ la salida Q=0. Mientras S=1 y R=0, las salidas seguirán siendo Q=1, =0. Además, si S vuelve a 0, las salidas permanecerán sin cambiar. Resumiendo, cuando la entrada S toma el valor de 1 a dicha acción se le conoce como “PRESET” y por lo tanto coloca la salida Q en 1.
La entrada R realiza la función contraria a la entrada S, es ۿdecir, cuando R tiene el valor de 1, coloca ۿlas salidas con los valores de Q=0, =1, sin importar el estado previo de Q y . A esta operación se le conoce como “RESET o CLEAR”, debido a que coloca la salida Q en 0. De nuevo, hay un tiempo de retardo de (2µ) antes de que se restablezca la estabilidad.
El flip-flop SR se puede definir a partir de una tabla parecida a una tabla de verdad llamada tabla característica, que muestra el siguiente estado o estados de un circuito secuencial en función de los estados y entradas actuales. En el caso del flip-flop SR el estado se puede definir por el valor de Q. La figura 6.2 muestra la tabla característica resultante. A partir de dicha tabla, se observa que las entradasۿ S=1, R=1 no están permitidas, ya que producirán una salida inconsistente ( y Q iguales a 0).
Como se mencionó al inicio de esta sección, existen diferentes formas de construir un flip-flop RS, utilizando compuertas básicas interconectadas, entre las cuales se encuentra el flip-flop RS construido a partir de dos compuertas NAND interconectadas como se muestra en la figura.
En la figura anterior, se presenta el flip-flop SR a base de compuertas NAND y el cual tiene dosۿ entradas S (Set, puesto a uno) y R (Reset, puesta a cero), dos salidas Q y una tabla de verdad.
Como se mencionó anteriormente, el flip-flop SR puede implementarse utilizando dos compuertas NAND interconectadas, caso en el que el estado de reposo es el que corresponde a S=R=1. Utilizando el teorema de de Morgan, se puede convertir las compuertas NOR de un flip- flop SR en compuertas AND, según se ve en la figura siguiente. Operando con inversores, se reemplazan las compuertas AND por compuertas NAND, luego se invierten los sentidos activos de S y R para eliminar los inversores de entrada restantes.
Fuente: Apuntes de Arquitectura de computadoras de la FCA de la UNAM
