Transferencia síncrona
La característica principal de la transferencia de datos en serie en forma síncrona es que la corriente de datos debe ser continua. Habiendo establecido una vez la velocidad de baudios de transferencia de datos serie, el dispositivo transmisor debe transmitir un bit de datos en cada pulso de reloj, y por lo tanto, el dispositivo receptor debe tener la capacidad de interpretar las señales de los datos serie.
En el protocolo síncrono se debe definir la longitud de cada dato y se debe proporcionar al dispositivo receptor con alguna forma de sincronizar los extremos de cada dato. El carácter SYNC se usa para este propósito. El carácter SYNC es una palabra fija previamente definida. Cada flujo de datos síncronos comienza ya sea con 1 ó 2 caracteres SYNC.
Una vez que la transmisión serie síncrona se ha iniciado, la salida del transmisor envía continuamente bits hasta que se termina de enviar el mensaje. Se pueden transmitir datos de 5, 6, 7 y 8 bits.
Los datos en un flujo de datos serie síncrono, usualmente consta de bits de datos sin paridad; pero puede tener un bit de paridad. Enseguida presentamos un ejemplo de una Unidad de Datos de 9 bits, 8 bits de dato y 1 bit de paridad:
Un dispositivo receptor entra en el modo «Hunt» mientras espera a que comiencen a llegar los Datos Serie Síncronos. Durante la espera el receptor lee continuamente los datos serie que recibe tratando de encontrar en el flujo de datos serie el patrón estándar SYNC. Si su protocolo se llama por un solo carácter SYNC, entonces el dispositivo receptor comenzará a interpretar los datos en cuanto encuentre un carácter SYNC.
El protocolo también puede esperar por dos caracteres SYNC iniciales, en cuyo caso el dispositivo receptor (CPU) no comenzará una interpretación de los datos hasta que haya encontrado 2 caracteres SYNC secuenciales.
La transmisión de datos síncronos requiere que el dispositivo transmisor mande los datos continuamente. Si el dispositivo transmisor no tiene datos listos para mandar debe meter relleno con caracteres SYNC hasta que el próximo carácter real está listo para transmitir.
Fuente: Apuntes de Arquitectura de computadoras de la FCA de la UNAM
