Terminales D7-D0
Los terminales D7-D0 se comunican al bus de datos de 8 bits. Cuando la CPU envía un dato paralelo de 8 bits al C.I. 8251, éste puede ser un dato al periférico o una palabra de control y/o de estado. El C.I. 8251 convierte los bytes de datos en un flujo de datos serie. Una palabra de control previamente almacenada define el protocolo que debe cumplir en la transmisión.
El C.I. 8251 se conecta con el microprocesador 8085A como dos puertos. Un puerto se utiliza para la transferencia de datos y el otro para la transferencia de las palabras de control y de estado. La lógica de selección consiste de dos ۱ entradas:۱۲ y /.
Estas señales se combinan con los valores de las entradas ۲ y para indicar la dirección de la transferencia del dato y la interpretación del dato. La tabla 8.7 muestra las combinaciones de estas cuatro señales y la figura siguiente ilustra la configuración para la۱selección de la interface. Las líneas de dirección A7-A1 habilitan a la entrada cuando tienen el valor EOH (en este caso el dígito 0 es de 3 bits) y el valor de la línea A0 indicará el tipo de dato de la transferencia.
Cuando la señal ۷/۽ tiene nivel bajo۷ ۽la CPU está leyendo un dato o la palabra de estado y cuando la señal / tiene nivel bajo la CPU está enviando un dato o una palabra de control.
El C.I. 8251 tiene dos señales adicionales: RESET y CLK. La señal RESET es una señal del sistema que cuando tiene nivel alto, obliga al C.I. 8251 al estado inactivo. En este estado, se limpian todos los controles previamente definidos por lo que la CPU debe definir en las siguientes instrucciones el tipo de operación que desarrollará a continuación. Esto se logra con las palabras de control que se describirán enseguida.
La señal de CLK es una señal de entrada de reloj. Esta entrada de reloj no controla la velocidad de transmisión o recepción de los datos serie, se utiliza únicamente para los tiempos internos del USART. Pero debe ser por lo menos 30 veces la velocidad de transmisión o recepción en el modo asíncrono. Debido a especificaciones eléctricas del C.I. 8251, la señal CLK debe ser mayor que 0.47 MHz y menor que 2.38MHz.
Fuente: Apuntes de Arquitectura de computadoras de la FCA de la UNAM
